Generating Regular Arithmetic Circuits with AlpHard

The eecient vlsi implementation of arithmetics operators requires that design be optimized, both by looking for eecient algorithms, and by producing compact regular layouts. We present AlpHard, a subset of Alpha { a language for the synthesis of regular algorithms. AlpHard is intended for specifying the Register Transfer Level (RTL) representation of an architecture, in such a way that any regularity in the algorithm is preserved. An AlpHard description can be obtained as the result of a formal derivation process, thus enabling diierent solutions to be found automatically from Alpha programs. In this paper we demonstrate the eeectiveness of AlpHard on the derivation of regular layouts for a two's complement bit-serial multiplier. G en erations de circuits arithm etiques r eguliers avec AlpHard R esum e : L'impl ementation eecace d'op erateurs arithm etiques n ecessite d'optimiser leur conception en travaillant sur deux aspects : la recherche d'algorithmes eecaces et la production de dessins de masques r eguliers compacts. Dans ce document nous pr esentons AlpHard, un sous-ensemble du langage Alpha utilis e pour la synth ese d'algorithmes r egu-liers. AlpHard est con cu pour sp eciier des architectures au niveau transfert de registres (RTL) de telle mani ere que la r egularit e des algorithmes initiaux est pr eserv ee. Une description AlpHard peut ^ etre le r esultat d'un processus de d erivation formelle. Cela rend possible l'exploration syst ematique de dii erentes solutions a partir d'un programme Alpha. Dans ce document nous d emontrons l'eecacit e d'AlpHard pour la d erivation de dessins de masques r eguliers sur l'exemple d'un multiplieur bits erie en compl ement a deux.